全减器逻辑电路图74138,全减器逻辑电路图

用74ls138实现一位全减器 - 数字电路图
数字电路与逻辑设计:用74138实现一位全加器!
一位全加全减器的实现.docx 7页
仿照全加器设计一个全减器,被减数为a,减数为b,来自低位的借位为j0,差
怎样用74ls138译码器构成一位全减器电路设ai.