半减器电路,

三款减法器的电路图解析
组合逻辑电路的设计及半加器,全加器
用74ls138和门电路设计1位二进制全减器出错 真值表不符
都藉由 b>软体(程式/b>来解决,而非用硬体(电路)直接进行各种演算
[图]a,该电路实现全减器的逻辑功能,y1为差的输出,y2为.