一位全减器逻辑电路图,半减器逻辑电路图

无忧文档 所有分类 工程科技 电子/电路 一位二进制全减器设计 (2)
仿照全加器设计一个全减器,被减数为a,减数为b,来自低位的借位为j0,差
数字电路-组合逻辑电路
6 算术逻辑单元
数字电路与逻辑设计:用74138实现一位全加器!